【PR】本記事はアフィリエイト広告を含みます。Amazonのアソシエイトとして、大野寿和は適格販売により収入を得ています。
みなさん、こんにちは。スワローインキュベート代表の大野です。
HBM4は、現行のHBM3eと比較して帯域幅が最大2倍以上に向上し、AI・HPC分野のアクセラレータ向けメモリとして2025〜2026年に本格量産が始まる次世代規格です。
今回は、韓国テックメディア（Chosun Biz・IT Chosun・ZDNet Korea など）や各社の公式技術発表をもとに、HBM4のスペックと技術的なポイントをエンジニア視点で整理していきます。「HBM3eの次に何が変わるのか」「SK hynixとSamsungでどう違うのか」という点を中心に掘り下げます。
HBM4とは何か？ ── まず前提を整理する
HBM（High Bandwidth Memory）は、DRAMダイを垂直に積み重ねてTSV（Through Silicon Via）で接続する高帯域幅メモリ規格です。NVIDIAのH100・H200やAMD Instinct、Google TPUといったAIアクセラレータに搭載されており、GDDR6/7系とはアーキテクチャが根本的に異なります。
JEDEC（半導体標準化団体）はHBM4の仕様策定を2024〜2025年に進めており、最大の変更点として以下が挙げられています。
- ベースダイの刷新：ロジックダイ（ベースダイ）をメモリダイと別プロセスで製造する「ハイブリッドベースダイ」構成
- I/Oバス幅の拡張：1スタックあたり2,048ビットへ（HBM3eは1,024ビット）
- 積層数の増加：最大16層（HBM3eは最大12層）
- 動作クロックの向上：~8 Gbps/pin（HBM3eは最大6.4 Gbps/pin）
HBM世代別スペック比較
まず世代間の数字を表で並べると、変化の大きさが直感的にわかります。
| 項目 | HBM2e | HBM3 | HBM3e | HBM4 |
|---|---|---|---|---|
| バス幅（1スタック） | 1,024 bit | 1,024 bit | 1,024 bit | 2,048 bit |
| データレート（Gbps/pin） | 3.6 | 6.4 | 6.4〜8.0 | 〜8.0（+） |
| 帯域幅（1スタック） | 〜460 GB/s | 〜819 GB/s | 〜1,230 GB/s | 〜2,000 GB/s以上 |
| 最大積層数 | 8層 | 12層 | 12層 | 16層 |
| 最大容量（1スタック） | 16 GB | 24 GB | 36 GB | 64 GB以上（予定） |
| ベースダイ | ロジック統合型 | ロジック統合型 | ロジック統合型 | ハイブリッドベースダイ |
| 主な搭載製品 | A100 | H100 | H200・MI300X | 次世代GPU（Rubin等） |
帯域幅がHBM3eの約1.6〜2倍になる点が最大のトピックです。バス幅を2,048ビットに拡張することで、クロック周波数を大幅に上げなくても帯域を稼げるのがポイントで、これは電力効率にも直結します。
▼ Amazonで最新価格を確認する
技術的な核心：ハイブリッドベースダイとは何か
HBM4で最も注目すべき技術変更が「ハイブリッドベースダイ（Hybrid Base Die）」です。
従来のHBMベースダイ構成
HBM3/HBM3eまでは、ベースダイ（最下層に位置するロジックダイ）はDRAMと同じ製造プロセスで作られていました。DRAMプロセスは10nm台前半（SK hynixは1anm、Samsungは1anm〜1bnm）で安定していますが、ロジック回路の微細化という観点では先端ロジックプロセスに比べて遅れがあります。
HBM4のハイブリッドベースダイ
HBM4では、ベースダイをDRAMプロセスではなく先端ロジックプロセス（TSMC N5/N4相当、またはSamsung/SKhynixの自社ファウンドリ）で製造し、その上にDRAMメモリダイを積層する構成に変わります。
これにより以下のメリットが生まれます。
- より高度なI/O回路・電力管理回路を集積できる：ベースダイに搭載するSerDes（シリアライザ/デシリアライザ）やPMIC機能を先端プロセスで実装することで、より高速・低電力なインターフェースが実現する
- バス幅の拡張が物理的に可能になる：2,048ビットのI/Oピンをベースダイ上に配置するには、DRAMプロセスのまま対応しようとすると面積が肥大化してしまう。ロジックプロセスの微細化により密度を確保できる
- ベースダイに独自のカスタムロジックを乗せられる：将来的にはNear-Memory Computing（メモリ近傍演算）の実装も視野に入る
SK hynixとSamsungの対応状況
韓国メディアの報道をまとめると、2025年時点での両社の進捗は以下のとおりです。
SK hynix
– HBM4の先行開発はTSMC N5プロセスのベースダイを採用する方向で進めている（韓国経済紙・IT Chosun報道）
– 2024年にはHBM4サンプルをNVIDIAに提供済みと報道されており、量産は2025年後半〜2026年初頭が見込まれる
– HBM3eで先行した優位性（NVIDIAとの深い協力関係）をHBM4でも維持しようとしている
Samsung
– HBM3eの歩留まり問題から立て直しを図りつつ、HBM4の開発も並行して進めている
– ベースダイの製造には自社ファウンドリ（Samsung Foundry）を活用する計画だが、TSMCとの協業も選択肢として残している
– 2025年内のHBM4量産立ち上げを目標としているが、進捗は SK hynixより若干遅れているという見方が有力
TSVとパッケージ技術 ── 物理的な積層の仕組み
HBMを理解する上でTSV（Through Silicon Via）は欠かせないキーワードです。
TSVとは
ダイに微細な貫通孔を開け、銅（Cu）の導体で埋めることで、ダイ間を垂直方向に電気的に接続する技術です。HBM3eではTSVのピッチ（穴の間隔）と密度に限界があり、それがバス幅1,024ビットの上限につながっていました。
HBM4では以下の改良が加えられます。
- TSVピッチの微細化：TSV穴の径と間隔を縮小することで、より多くのI/O接続を同一面積に詰め込む
- ハイブリッドボンディングの採用加速：銅-銅直接接合（Cu-Cu Bonding）を用いることで、マイクロバンプを使わずにダイを接合する。これによりバンプレスの高密度接続が可能になり、2,048ビットへの拡張を支える
- 積層16層での熱管理：積層数が増えると発熱が問題になる。HBM4では熱抵抗を下げる構造改良と、パッケージ側の冷却設計（液冷対応なども含む）がセットで議論されている
エンジニア視点で見るHBM4の意義 ── AI推論・学習への影響
私がPythonやC++で画像処理・AI推論パイプラインを組む際、メモリ帯域がボトルネックになるケースは非常に多いです。特に大規模モデルのバッチ推論では、演算器（GPU/NPUのコア）が計算を待つのではなく、メモリからのデータ供給が追いつかずに待つ「メモリバウンド」な状態になりやすい。
HBM4が1スタックあたり2,000 GB/s超の帯域をもたらすということは、たとえばNVIDIAの次世代GPU（Blackwell後継の「Rubin」アーキテクチャ）に複数スタック搭載された場合、トータルで10〜20 TB/s規模の帯域に達する可能性があります。これはLLMの推論スループットを文字通り桁で変える数字です。
また、HBM4のハイブリッドベースダイにカスタムロジックを統合できるようになれば、PIM（Processing-In-Memory）──メモリの中で演算する──への道が開けます。韓国のSK hynixはHBM-PIMをHBM2eベースでNeuromorphic用途に試験実装した実績があり、HBM4世代でこの方向がより本格化することが期待されています。
なお、モバイル向けの帯域幅競争については LPDDR6 for AI レビュー2026｜Samsung・SK hynixの性能をエンジニアが解説 でも詳しく取り上げていますので、あわせてご参照ください。
SK hynix vs Samsung：HBM4開発力の差はどこにあるか
| 比較項目 | SK hynix | Samsung |
|---|---|---|
| HBM3e市場シェア（2024） | 約50〜55%（NVIDIA向け優勢） | 約30〜35% |
| HBM4ベースダイ製造 | TSMC N5（外部委託） | Samsung Foundry（自社） |
| HBM4サンプル提供時期 | 2024年（NVIDIA向け報道あり） | 2025年予定 |
| 積層技術 | ハイブリッドボンディング先行 | MR-MUF工法（独自） |
| 課題 | TSMCとの連携コスト | 歩留まり改善 |
Samsung独自の「MR-MUF（Mass Reflow-Molded Underfill）」工法は熱耐性や信頼性に優れるとされていますが、HBM3eでの歩留まり問題がNVIDIAへの供給に影響したことは韓国メディアでも広く報道されました。HBM4ではこの点の改善が量産シェアの鍵を握ります。
まとめ
HBM4のポイントを整理します。
- バス幅が1,024ビット→2,048ビットに倍増し、1スタックあたりの帯域幅が2,000 GB/s超へ
- ハイブリッドベースダイの採用により、ベースダイを先端ロジックプロセスで製造。I/O密度と電力効率が向上する
- 最大16層積層・最大容量64GB以上を実現し、LLM・HPC向け大容量要件に対応
- SK hynixが開発・サンプル提供でリード。Samsungは追いかける立場だが自社ファウンドリ活用でコスト競争力を狙う
- 2025〜2026年に量産本格化の見通し。NVIDIAの次世代GPU（Rubin）への搭載が最初の大きなマイルストーン
HBM4は「AIインフラの帯域幅問題を次の世代まで先送りにする」という意味で非常に重要な技術です。SK hynixとSamsungの両社が国家的な優先課題として開発を進めているという背景も、この規格の重要性を物語っています。
HBM4世代の動向を引き続き追いたい方は、HBM4レビュー2026｜SK hynix・Samsungの性能をエンジニアが解説 もあわせてご覧ください。
▼ Amazonで最新価格を確認する
